Срок доставки товара в течении 1-3 дней !!!
|
|
Классификация процессоров. Классификация амд процессоров
Вычислительная техника и сети | Классификация процессоров
Хотя микропроцессор является универсальным средством для цифровой обработки информации, однако отдельные области применения требуют реализации определенных специфических вариантов их структуры и архитектуры. Поэтому по функциональному признаку выделяются два класса: микропроцессоры общего назначения и специализированные микропроцессоры (рис. 1.3). Среди специализированных микропроцессоров наиболее широкое распространение получили микроконтроллеры, предназначенные для выполнения функций управления различными объектами, и цифровые процессоры сигналов DSP, которые ориентированы на реализацию процедур, обеспечивающих необходимое преобразование аналоговых сигналов, представленных в цифровой форме (в виде последовательности числовых значений).
Рис. 1.3. Классификация современных микропроцессоров по функциональному признаку
Микропроцессоры общего назначения предназначены для решения широкого круга задач обработки разнообразной информации. Их основной областью использования являются персональные компьютеры, рабочие станции, серверы и другие цифровые системы массового применения. К этому классу относятся CISC-процессоры Pentium компании «Intel», K7 - компании «Advanced MicroDevices» (AMD), 680x0 - компании «Motorola», RISC-процессоры PowerPC, выпускаемые компаниями «Motorola» и IBM, SPARC - компании «Sun Microsystems» и ряд других изделий различных производителей.
Расширение области применения таких микропроцессоров достигается главным образом путем роста производительности, благодаря чему увеличивается круг задач, который можно решать с их использованием. Поэтому повышение производительности является магистральным направлением развития этого класса микропроцессоров. Обычно это 32-разрядные микропроцессоры (некоторые микропроцессоры этого класса имеют 64-разрядную или 128-разрядную структуру), которые изготавливаются по самой современной промышленной технологии, обеспечивающей максимальную частоту функционирования.
Ряд наиболее популярных микропроцессоров этого класса (Pentium, AMD K7) следует отнести к CISC-процессорам, так как они выполняют большой набор разноформатных команд с использованием многочисленных способов адресации. Однако в их внутренней структуре содержится RISC-процессор, который выполняет поступившие команды после их преобразования в последовательность простых RISC-операций. Ряд других микропроцессоров этого класса непосредственно реализует RISC-архитектуру. Поэтому можно считать, что использование RISC-архитектуры характерно для большинства этих микропроцессоров. Однако в ряде последних разработок (Itanium, РА8500) некоторых ведущих производителей успешно применяются принципы VLIW-apхитектуры, которая может составить конкуренцию RISC-архитектуре в соревновании за достижение наивысшей производительности.
Практически все современные микропроцессоры этого класса используют Гарвардскую внутреннюю архитектуру, где разделение потоков команд и данных реализуется с помощью отдельных блоков кэш-памяти. В большинстве случаев они имеют суперскалярную структуру с несколькими исполнительными конвейерами (до 10 в современных моделях), которые содержат до 20 ступеней.
Благодаря своей универсальности микропроцессоры общего назначения используются также в специализированных системах, где требуется высокая производительность. На их основе реализуются одноплатные компьютеры и промышленные компьютеры, которые применяются в системах управления различными объектами. Одноплатные (встраиваемые) компьютеры содержат на плате необходимые дополнительные микросхемы, обеспечивающие их специализированное применение, и предназначены для встраивания в аппаратуру различного назначения. Промышленные компьютеры размещаются в корпусах специальной конструкции, обеспечивающих их надежную работу в жестких производственных условиях. Обычно такие компьютеры работают без стандартных периферийных устройств (монитор, клавиатура, «мышь») или используют специальные варианты этих устройств, модифицированные с учетом специфических условий применения.
3ys.ru
Классификация процессоров Intel | Компьютерная помощь Псков
Классификация процессоров Intel
Апрель 22nd, 2016 
arhimag Intel изготавливает огромное количество процессоров, вследствие чего, чтобы никто не потерялся в их разнообразии, предполагаю всем вот такую шпаргалку:Семейства(серии) процессора:i7 — топовые процессоры, поддерживают все технологии Intel, содержат от четырех ядери и выше, а так же оснащаются большей кэш-памятью L3 чем у других серийi5 — средний ценовой сегмент; процессоры могут быть двухъядерными и четырехъядерными, как правило, лишены поддержки Hyper-Threading, Virtualization Technology и Trusted Executioni3 — младшая серия, выпускается только в двухъядерном варианте и минимальным L3-кэшем относительно других серий процессоровПоколение серии процессоров, каждое поколение имеет в свою очередь текстовое кодовое название.
Поколения:1-Nehalem2-Sandy bridge3-Ivy bridge4-Haswell5-Broadwell6-Skylake
В четырехзначных маркировках первая цифра обозначает поколениеПервое поколение не имеет номера. вот і7 980 означает что это і7 первого поколения.
Примеры:1- i7 9202 — i7 26003 — i7 37704 — i7 47905 — i7 5775c6 — i7 6700k
K — означает что у проца разблокирован множитель и его можно разогнать.X — означает extreme самые мощные пользовательские процы которые делает интел.M- мобильный(ноутбучный проц) Q = quad = четырехядерный.MX — экстремальные мобильные процессорыMQ, QM — 4-ядерные мобильные процессорыHQ — мобильный процессор с высокопроизводительной граффикойP — процессор без автоматического разгона и заблокированным встроенным GPU(grafical prossesing unit или по понятному видеокартой т.е. видеоядром)S — энергоэффективный процессор с уклоном на производительность, со сниженным энергопотреблением с более низкими частотамиT — высокоэнергоэффективный процессор с уклоном на низкое энергопотребление и значительной более низкими частотамиL — энергоэффективные процессорыE — наличие варианта для встраиваемых систем(здесь и далее — встроенные в материнку)QE — 4-ядерные встраиваемые процессорыME — встраиваемые мобильныеLE — оптимизированные по производительности встраиваемые процессорыUE — оптимизированные по энергопотреблениюU — процессоры со сверхнизким энергопотреблением для ультрабуковY — процессоры с экстремально низким энергопотреблением для ультрабуковR — процессоры в корпусе BGA и с более производительной графикой
itservicep.ru
Архитектура процессоров AMD
Опубликовано ноября 10, 2010 в Компоненты ПК, Процессоры
Архитектура процессоров AMD. Перейдем к рассмотрению микроархитектуры процессора AMD Athlon 64, который лежит в основе процессоров 10 поколения (Phenom II). Как ожидается, в середине 2010 года на смену этой отлично обкатанной, но устаревшей архитектуре придет новая, известная в данный момент под кодовым именем Bulldozer
Существует достаточно много версий ядра процессоров AMD Athlon 64, которые различаются технологией производства, размером кэш-памяти и другими незначительными изменениями архитектуры.
Однако в основе всех этих ядер лежит одна и та же микроархитектура. Микроархитектура AMD существенно отличается от рассмотренной микроархитектуры процессоров Intel. Сравнивая конструктивную схему ядра процессора на основе микроархитектуры AMD 64 со схемой легендарного К7 (ядра, ставшего основой процессоров AMD Athlon), можно заметить, что общих черт у них больше, чем различий. Однако, несмотря на внешнее сходство, новое ядро процессора все же претерпело существенные изменения. Итак, обо всем по порядку.
Ядро процессора AMD
Схема работы ядра нового процессора в полной мере соответствует рассмотренной схеме «классического» процессора. Поток инструкций в формате х86-64 ISA (о том, что это такое, мы расскажем чуть позже) поступает в схему предпроцессора (Front End) из кэша L1. Кэш первого уровня (L1) остался точно таким же, как и в процессорах семейства Athlon ХР, то есть имеет общий размер 128 Кбайт и разделен на кэш данных (D-cache) и кэш инструкций (I-cache), каждый размером по 64 Кбайт. Кэш L1 остался ассоциативным двухканальным с размером кэш-блока 64 байт. Кэш инструкций поддерживает два набора дескрипторов (тегов): fetch port (порт выборки) и snoop (слежение).
Кэш данных поддерживает 40-битный физический и 48-битный линейный адреса и уже три типа тегов: port A, port В и snoop. Кроме того, кэш данных поддерживает две 64-битные операции записи/чтения за один такт в различные банки кэша. Кэш второго уровня (L2) может иметь максимальный размер до 1 Мбайт. Сам кэш является эксклюзивным по отношению к кэшу L1,16-канальным, ассоциативным. Как и в большинстве современных х86-совместимых процессоров, имеющих внутреннюю RISC-архитектуру, в процессоре с архитектурой AMD 64 внешние CISC- команды декодируются во внутренние RISC-инструкции, для чего используется декодер команд.
Сначала инструкции х86 разделяются на большие (Large х86 Instruction) и маленькие (Small х86 Instruction). Большие, или сложные, инструкции поступают в программный (Microcode Engine) декодер, а маленькие, или простые, — в аппаратный (Fastpath) декодер. Оба декодера выполняют одну и ту же задачу — транслируют х86-инструкции в простейшие машинные команды (микрооперации), называемые Ops. Сами х86-команды могут быть переменной длины, а вот длина микроопераций уже фиксированная.
Простые инструкции при декодировании представляются с помощью двух-трех Ops-команд, и с этой задачей вполне может справиться аппаратный декодер, построенный на логических схемах. Сложные команды при декодировании могут представляться несколькими десятками и даже сотнями Ops-инструкций. Чтобы их декодировать, используется специализированный программный декодер, представляющий собой своеобразный процессор. Такой декодер содержит программный код, хранящийся в MIS (Microcode Instruction Sequencer), на основе которого воспроизводится последовательность Ops-инструкций.
Структурная схема процессора AMD Athlon 64
Каждый из двух декодеров может обрабатывать инструкцию длиной до 16 байт и выдавать по три Ops-инструкции за такт, поэтому в общей сложности оба декодера производят шесть декодированных инструкций за каждый такт процессора.
Попутно отметим, что декодер в новом ядре претерпел существенные изменения. Именно в него были добавлены две ступени конвейера по сравнению с ядром процессора Athlon ХР. Кроме того, известно, что если в ядре Athlon ХР команды SSE декодировались с использованием Microcode Engine, то есть считались сложными, то в новом ядре эти команды декодируются с использованием Fastpath, то есть являются простыми.
После прохождения декодера Ops-инструкции (по три за каждый такт) поступают во временный буфер хранения, называемый Instruction Control Unit (ICU). Этот буфер рассчитан на хранение 72 декодированных инструкций. Впрочем, хранение — не единственное предназначение ICU, а его главная задача заключается в диспетчеризации трех инструкций за такт по функциональным устройствам. То есть ICU распределяет инструкции в зависимости от их назначения и посылает инструкции по работе с целыми числами в целочисленный планировщик (Int. Scheduler), а инструкции для работы с вещественными числами — в планировщик для работы с вещественными числами (FPU Scheduler).
Планировщик для работы с вещественными числами рассчитан на 36 инструкций (как и в процессоре Athlon ХР), и его основная задача заключается в том, чтобы распределять команды по исполнительным блокам по мере их готовности. Просматривая все 36 поступающих инструкций, FPU-планировщик переупорядочивает следование команд, строя спекулятивные предположения о дальнейшем ходе программы, чтобы создать несколько полностью независимых друг от друга очередей инструкций, которые можно выполнять параллельно. В ядре процессора имеются три исполнительных блока нужных в работе с вещественными числами (FADD, FMUL и FMISC), поэтому FPU-планировщик должен формировать по три инструкции за такт, направляя их на исполнительные блоки.
Все целочисленные инструкции направляются в планировщик инструкций для работы с целыми числами, образованный тремя станциями резервирования (RES), каждая из которых рассчитана на восемь инструкций. Все три станции, таким образом, формируют планировщик на 24 инструкции (емкость аналогичного планировщика в процессоре Athlon ХР составляла 18 инструкций). Этот планировщик выполняет те же функции, что и FPU-планировщик. Различие заключается в том, что в процессоре имеется семь функциональных исполнительных блоков по работе с целыми числами (три устройства ALU, три устройства AGU и одно устройство MULT).
Исполнительные устройства также претерпели некоторые изменения по сравнению с процессором Athlon ХР. Как уже отмечалось, для работы с вещественными числами реализовано три функциональных устройства FPU, каждое из которых представляет собой 17-ступенчатый конвейер (как и в процессоре Athlon ХР), то есть в работе с вещественными числами предусмотрено три разделенных конвейера. Подобная реализация блока FPU позволяет выполнять до трех вещественных операций за такт, причем такая производительность является рекордной для х86-совместимых процессоров.
Блок операций с целыми числами также полностью конвейеризирован, но по сравнению с процессором Athlon ХР длина конвейера увеличена с 10 до 12 ступеней. Блок состоит из трех распараллеленных частей, что в итоге позволяет выполнять три целочисленные операции за один такт (кроме умножения). В умножении требуется три такта в случае 32-битных чисел и пять тактов в случае 64-битных.
Говоря об архитектурных особенностях нового ядра, нельзя не упомянуть об изменениях, коснувшихся кэша TLB (Translation Look-aside Buffers). Кэш TLB — это специальный кэш процессора, хранящий карту декодированных адресов инструкций и данных, что позволяет значительно сократить время доступа к ним. Данный кэш предназначен для уменьшения времени преобразования виртуального адреса данных или инструкций в физический. Дело в том, что процессор, в силу своих особенностей, не может хранить и использовать физические адреса, а пользуется виртуальной адресацией. Преобразование виртуального адреса в физический занимает приблизительно три такта процессора. TLB-кэш хранит результаты предыдущих преобразований, благодаря чему преобразование адреса данных, использовавшихся ранее, возможно осуществлять за один такт.
Ядро процессора имеет двухуровневый TLB (LI TLB и L2 TLB), также разделяющийся на буфер данных и буфер инструкций. LI TLB кэширует 40 адресов инструкций и 40 адресов данных. Этот кэш является полностью ассоциативным и поддерживает страницы емкостью как 4 Кбайт, так и 2 или 4 Мбайт.
Кэш L2 TLB является четырехканальным ассоциативным кэшем с поддержкой страниц емкостью 4 Кбайт. Этот кэш рассчитан на 512 записей, что в два раза больше, чем в процессоре Athlon ХР.
64-разрядная архитектура процессоров AMD
Как уже отмечалось, одним из главных новшеств процессоров AMD Athlon 64 является 64-разрядная архитектура х86-64 ISA. Прежде всего попытаемся ответить на вопрос: зачем вообще нужны 64-разрядные процессоры и имеют ли они преимущество перед 32-разрядными? Давайте вспомним, что 32-разрядная адресация памяти позволяет адресовать только 4 Гбайт памяти. Конечно, для пользовательских приложений на данный момент такого объема вполне хватает, но... это сейчас. А завтра все может измениться. В серверных приложениях 4 Гбайт памяти уже сегодня может оказаться явно недостаточно. Правда, современные серверные процессоры и чипсеты с х86-32-архитектурой позволяют адресовать более чем 4 Гбайт памяти (типичным значением является 12 Гбайт), но достигается это не за счет плоской прямой адресации, а за счет эмуляции 36-битной адресации (которая позволяет адресовать до 64 Гбайт памяти). Впрочем, такая адресация имеет и свои минусы. Во-первых, это отражается на производительности, а во-вторых, при такой эмуляции максимальная память, которую может использовать один поток приложения, все равно не превышает 4 Гбайт.
64-битная адресация, используемая в процессорах AMD Athlon 64, является полностью совместимой с архитектурой х86-32, то есть на таком процессоре вполне можно использовать и 32-разрядные приложения — просто при этом возможности процессора задействуются не в полной мере, но в любом случае дополнительный запас адресации не повредит. Последнее обстоятельство, то есть возможность использования обычных 32-разрядных приложений, в этом плане особенно важно. Для таких процессоров не потребуется специализированных операционных систем и программ, и нет нужды ждать, пока производители ПО перекомпилируют свои приложения.
Для реализации 64-разрядности в процессор добавлено несколько новых регистров, а существующие регистры соответственно расширены с 32 до 64 бит. Так, к восьми регистрам общего назначения добавлено еще восемь 64-битных регистров, использование которых возможно только при соответствующей перекомпиляции программного кода.
Расширение 32-битных регистров до 64-битных осуществляется точно так же, как в свое время (с момента появления процессора i386) 16-битные регистры были расширены до 32-битных.
Для реализации возможности работы как с 32-битными, так и с 64-битными приложениями процессор поддерживает два режима работы: Long Mode и Legacy Mode. В Long Mode используется 64-битный режим работы, причем здесь также предусмотрено два режима: 64-битный и Compability Mode (совместимый). 64-битный режим работы — это, собственно, истинный 64-битный режим, задействующий все дополнительные регистры процессора и 64-битные расширенные регистры. Для работы в этом режиме требуется соответствующая перекомпиляция ПО.
В режиме Compability Mode дополнительные регистры не задействуются, а в регистрах общего назначения используется только 32-битная часть. Единственное, что в данном случае напоминает о 64-битной архитектуре, — это использование 64-разрядной адресации и 64-битной операционной системы. В данном режиме не требуется перекомпиляции приложений для их нормальной работы.
В режиме Legacy Mode используется 32-разрядная операционная система, то есть 32-разрядная адресация. Кроме того, не задействуются дополнительные регистры, а в регистрах общего назначения используются только первые 32 бита. Таким образом, Legacy Mode — это традиционный 32-битный режим работы процессора.
Описав особенности ядра процессора, можно перейти к рассмотрению других элементов его архитектуры.
Контроллер памяти
Контроллер памяти в AMD Athlon 64 интегрирован в сам процессор. Традиционно он располагается в северном мосте чипсета на материнской плате. Собственно, контроллер памяти — это основной функциональный блок северного моста. Недаром в чипсетах Intel этот мост называют МСН (Memory Controller Hub). Преимущество такого решения очевидно — контроллер памяти, интегрированный в процессор, обеспечивает низкую латентность при обращении к памяти. Контроллер памяти процессора поддерживает ООИ2-память (DDR2-533/667/800) в двухканальном режиме работы и имеет ширину шины 64 бита.
Сам по себе контроллер памяти включает два функциональных блока: контроллер памяти МСТ и контроллер DRAM DCT. DCT — это физический интерфейс, зависящий от конкретного типа используемой памяти. МСТ — интерфейс согласования ядра процессора с DCT, не зависящий от типа используемой памяти.
Контроллер HyperTransport
Революционным новшеством процессора AMD Athlon 64 является поддержка шины Hyper Transport — универсальной шины межчипового соединения. В ее основу положены две концепции: универсальность и масштабируемость. Универсальность шины Hyper Transport заключается в том, что она позволяет связывать между собой не только процессоры, но и другие компоненты материнской платы, о чем мы еще расскажем. Масштабируемость шины дает возможность наращивать пропускную способность в зависимости от конкретных нужд пользователя.
Устройства, связываемые по шине Hyper Transport, соединяются по принципу «точка — точка» (peer-to-peer), что подразумевает возможность связывания в цепочку множества устройств без использования специализированных коммутаторов. Передача и прием данных могут происходить в асинхронном режиме, причем передача данных организована в виде пакетов длиной до 64 байт.
Масштабируемость шины HyperTransport обеспечивается посредством магистрали шириной 2, 4, 8,16 и 32 бита в каждом направлении. Кроме того, предусматривается возможность работы на различных тактовых частотах. При этом передача данных происходит по обоим фронтам тактового импульса.
dammlab.com
Классификация, именование и краткие параметры процессоров AMD - Процессоры - Каталог статей
Ниже представлена попытка классификации и расшифровки фирменных (торговых марок) и кодовых имен процессоров, а также их ядер с приведением кратких характеристик. В качестве основы использована статья http://www.ixbt.com/cpu/codenames.html с добавлением материалов, опубликованных на сайтах и в фирменной документации производителей.
В приведенных данных могут содержаться отдельные неточности, которые будут учтены и исправлены в будущих версиях этой и аналогичных статей.
AMD
K5 – первые процессоры AMD, анонсированные в качестве конкурента Pentium. Разъем – Socket 7. Подобно Cyrix 6x86, использовали PR-рейтинг с показателями от 75 до 166 МГц. При этом используемая частота системной шины составляла от 50 до 66 МГц. Кэш-память L1 – 24 Кбайт (16 Кбайт для инструкций и 8 Кбайт для данных). Кэш-память L2 расположена на материнской плате и работает на частоте процессорной шины. К5 степпинг 0 имел кодовое имя "SSA5", а у степпингов 1, 3, 5 было кодовое имя "5k86". Стоит отметить, что до 5k86 существовал процессор AMD 5x86-P75, где P75 это рейтинг, а реальная частота была его была 133 МГц (33 x 4), процессор была рассчитан под Socket 5.
K6 – процессоры, анонсированные в качестве конкурента Pentium II. Первые модели производились по технологии 0,35 мкм, в дальнейшем – 0,25 мкм (кодовое имя "Little Foot"). Процессоры работали на частоте от 166 до 233 МГц. Были созданы на базе дизайна процессора 686 от приобретенной AMD компании NexGen. По сравнению со своими предшественниками получили модуль MMX, увеличился объем кэша L1 – до 64 Кбайт (по 32 Кбайт для инструкций и данных). K6-2 – следующее поколение K6 с кодовым именем "Chomper". Процессор вышел в мае 1998 года, основным усовершенствованием является поддержка дополнительного набора инструкций 3DNow! и частоты системной шины 100 МГц. Кэш-память L1 – 64 Кбайт (по 32 Кбайт для инструкций и данных), кэш L2 находится на материнской плате и может иметь объем от 512 Кбайт до 2 Мбайт, работая на частоте шины процессора. Первые модели имели частоту ядра 266 МГц.
K6-2+ – одни из последних Socket 7 процессоров AMD. И первые Socket 7 процессоры, сделанные с использованием 0,18 мкм техпроцесса.
K6-III (Sharptooth) – первые процессоры от AMD, имеющие кэш-память L2, объединенную с ядром. Последние процессоры, сделанные под платформу Socket 7. Фактически, представляют собой просто K6-2 с 256 Кбайт кэш-памятью L2 на чипе, работающей на той же частоте, что и ядро процессора. Кэш-память L1 имеет объем 64 Кбайт (по 32 Кбайт для инструкций и данных), кэш-память L3 находится на материнской плате и может иметь объем от 512 Кбайт до 2 Мбайт, работая на частоте шины процессора. Первые модели, выпущенные в феврале 1999 года, были рассчитаны на 400 и 450 МГц.
Argon – кодовое название использованного в K7 ядра.
K7 – первые процессоры, архитектура и интерфейс которых отличаются от Intel. Объем кэш-памяти L1 – 128 Кбайт (по 64 Кбайт для инструкций и данных). Кэш-память L2 – 512 Кбайт, работающая на 1/2, 2/5 или 1/3 частоты процессора. Процессорная шина – Alpha EV-6. Тактовая частота шины – 100 МГц с передачей данных при 200 МГц. Поддерживаемые наборы инструкций – MMX и расширенный по сравнению с K6-III набор 3DNow!. Форм-фактор – Slot A. Получил наименование Athlon. Были выпущены модели 500-1000 МГц. Ядро K75 – алюминиевые соединения, K76 – медные.
Magnolia – кодовое название 1 ГГц Athlon с ядром K76 до его выхода.
Thunderbird – наименование ядра процессоров Athlon, выпущенных по технологии 0,18 мкм с использованием технологии медных соединений. На чипе интегрированы 256 Кбайт полноскоростного exclusive кэша L2. В качестве переходного варианта некоторое время выпускался в форм-факторе Slot A. Однако основным форм-фактором является Socket A. Модель с частотой 1,33 ГГц демонстрирует большую производительность на офисных задачах, чем процессор Intel Pentium 4 с частотой 1,7 ГГц. Технологический потенциал ядра Thunderbird предоставляет возможность выпуска изделий с частотой до 1,5 ГГц.
Athlon – наименование процессоров, созданных на основе архитектур K7, К75, К76, Thunderbird в вариантах Slot A и Socket A (Socket 462). Высокопроизводительные процессоры, ориентированные на сектор компьютеров High-End.
Athlon XP – наименование процессоров, созданных на основе ядра Palomino, Socket A (Socket 462).
Duron – наименование линейки процессоров, ориентированных на сектор компьютеров Low-End. Являются конкурентами процессоров Celeron, однако обладают меньшей ценой и большей производительностью при равных рабочих частотах. Построены на варианте ядра Thunderbird с урезанной до 64 Кбайт кэш-памятью L2. Выпускаются только в форм-факторе Socket A.
Spitfire – кодовое наименование ядра и процессоров Duron.
Mustang – серверный вариант Athlon. Кэш-память L2 – 1-2 Мбайт, интегрированная в чип процессора. Процессор рассчитан на использование шины 266 МГц и памяти DDR SDRAM. Выпуск отменен.
Corvette – кодовое наименование мобильного варианта ядра Mustang. Переименован в Palomino.
Palomino – кодовое наименование ядра процессоров Athlon, пришедшего на смену архитектуре Thunderbird. Предполагаются незначительные архитектурные изменения с целью улучшения скоростного потенциала процессора. Например, в составе ядра используются улучшенный блок предсказания ветвлений и аппаратная предварительная выборка из памяти. Процессоры на новом ядре не будут поддерживать SSE2. Информация о том, что конвейер в ядре Palomino будет содержать большее число ступеней, не подтверждается. Palomino будет быстрее, чем Thunderbird, работающий на той же частоте; используя этот факт AMD ввела новый рейтинг на основе разработанной технологии QuantiSpeed, по которому, например 1,733 МГц процессор Athlon XP получил рейтинг 2100+. Socket A останется основным процессорным гнездом еще на 2-3 года, фирма AMD не намерена менять физический интерфейс своих процессоров. Palomino будет работать на материнских платах, поддерживающих шину EV6 с частотой 266 МГц. В производстве процессоров будет использована технология медных соединений. Младшие модели рассчитаны на тактовую частоту ядра 1,533 ГГц и выше.
Morgan – кодовое наименование ядра процессоров Duron. Отличается от Palomino не только объемом L2, но и тем, что будет производиться по технологии с использованием алюминиевых соединений.
Thoroughbred – улучшенная версия Palomino, созданная по технологии 0,13 мкм. Предполагаемая тактовая частота – 2 ГГц. Срок выхода – 2002 г.
Appaloosa – улучшенная версия Morgan, созданная по технологии 0,13 мкм. Срок выхода – 2002 г.
Barton – версия Thoroughbred, улучшенная использованием технологии SOI (SOI – silicon-on-insulator – "кремний-на-изоляторе"). Использование этой технологии позволяет увеличить тактовые частоты приблизительно на 20% и уменьшить при этом энергопотребление.
Hammer – семейство 64-разрядных процессоров. В него входят ClawHammer и SledgeHammer. Семейство 64-разрядных процессоров Hammer базируется на архитектуре K7, в которую добавлены 64-разрядные регистры и дополнительные инструкции для работы с этими регистрами, а также новые серверные инструкции. Возможно использование технологии SOI. Решается вопрос о поддержке SSE2.
ClawHammer – первый 64-разрядный процессор AMD. В отличие от Itanium, этот процессор будет ориентирован главным образом на 32-разрядные инструкции. Одновременно с его выходом ожидается появление новой шины HyperTransport (Lightning Data Transport – LDT), используемой для связи с процессорами и устройствами ввода/вывода. LDT должна стать не заменой, а дополнением к системной шине EV6 или EV7. Обеспечена поддержка до двух процессоров. Предполагаемая скорость – 2 ГГц и выше. Технология производства – 0,13 мкм, SOI. Срок выхода – 2002 г.
SledgeHammer – серверный вариант ClawHammer. Обеспечена поддержка до восьми процессоров. Технология производства – 0,13 мкм, SOI. Предполагаемый срок выхода – 2002 г.
Источник: http://iXBT.com
specter.3dn.ru
Процессоры: классификация, сферы использования, характеристики
ФЕДЕРАЛЬНОЕ АГЕНСТВО ПО ОБРАЗОВАНИЮ
Ангарская государственная техническая академия
ФАКУЛЬТЕТ УПРАВЛЕНИЯ И БИЗНЕСА
КАФЕДРА РИПР
РЕФЕРАТ
ТЕМА: Процессоры: классификация, сферы использования, характеристики
г. Ангарск 2010 г.
Введение
Первый процессор Intel 4004, увидевший свет в 1971 году. Он использовал 2300 транзисторов, работал от напряжения 12 В и мог адресовать до 640 байт памяти. Ему не требовалось никакого радиатора.
Все началось 22-го марта 1993 года. Именно тогда Intel представляет первые процессоры под торговой маркой Pentium.
Современные образцы:
Процессор Intel® LGA1366 Core i7 (самый мощный процессор от Intel)
Процессор AMD AM3 Phenom II X4 (четырех-ядерный процессор от AMD)
Общие сведения
Центра́льный проце́ссор (ЦП; англ. central processing unit, CPU, дословно — центральное вычислительное устройство) — исполнитель машинных инструкций, часть аппаратного обеспечения компьютера или программируемого логического контроллера, отвечающий за выполнение операций, заданных программами.
Современные ЦП, выполняемые в виде отдельных микросхем (чипов), реализующих все особенности, присущие данного рода устройствам, называют микропроцессорами. С середины 1980-х последние практически вытеснили прочие виды ЦП, вследствие чего термин стал всё чаще и чаще восприниматься как обыкновенный синоним слова «микропроцессор». Тем не менее, это не так: центральные процессорные устройства некоторых суперкомпьютеров даже сегодня представляют собой сложные комплексы больших (БИС) и сверхбольших интегральных схем (СБИС).
Изначально термин Центральное процессорное устройство описывал специализированный класс логических машин, предназначенных для выполнения сложных компьютерных программ. Вследствие довольно точного соответствия этого назначения функциям существовавших в то время компьютерных процессоров, он естественным образом был перенесён на сами компьютеры. Начало применения термина и его аббревиатуры по отношению к компьютерным системам было положено в 1960-е годы. Устройство, архитектура и реализация процессоров с тех пор неоднократно менялись, однако их основные исполняемые функции остались теми же, что и прежде.
Ранние ЦП создавались в виде уникальных составных частей для уникальных, и даже единственных в своём роде, компьютерных систем. Позднее от дорогостоящего способа разработки процессоров, предназначенных для выполнения одной единственной или нескольких узкоспециализированных программ, производители компьютеров перешли к серийному изготовлению типовых классов многоцелевых процессорных устройств. Тенденция к стандартизации компьютерных комплектующих зародилась в эпоху бурного развития полупроводниковых элементов, мейнфреймов и миникомпьютеров, а с появлением интегральных схем она стала ещё более популярной. Создание микросхем позволило ещё больше увеличить сложность ЦП с одновременным уменьшением их физических размеров. Стандартизация и миниатюризация процессоров привели к глубокому проникновению основанных на них цифровых устройств в повседневную жизнь человека.
Архитектура фон Неймана
Большинство современных процессоров для персональных компьютеров в общем основаны на той или иной версии циклического процесса последовательной обработки информации, изобретённого Джоном фон Нейманом.
Д. фон Нейман придумал схему постройки компьютера в 1946 году.
Важнейшие этапы этого процесса приведены ниже. В различных архитектурах и для различных команд могут потребоваться дополнительные этапы. Например, для арифметических команд могут потребоваться дополнительные обращения к памяти, во время которых производится считывание операндов и запись результатов. Отличительной особенностью архитектуры фон Неймана является то, что инструкции и данные хранятся в одной и той же памяти.
Этапы цикла выполнения:
- Процессор выставляет число, хранящееся в регистре счётчика команд, на шину адреса, и отдаёт памяти команду чтения;
- Выставленное число является для памяти адресом; память, получив адрес и команду чтения, выставляет содержимое, хранящееся по этому адресу, на шину данных, и сообщает о готовности;
- Процессор получает число с шины данных, интерпретирует его как команду (машинную инструкцию) из своей системы команд и исполняет её;
- Если последняя команда не является командой перехода, процессор увеличивает на единицу (в предположении, что длина каждой команды равна единице) число, хранящееся в счётчике команд; в результате там образуется адрес следующей команды;
- Снова выполняется п. 1.
Данный цикл выполняется неизменно, и именно он называется процессом (откуда и произошло название устройства).
Во время процесса процессор считывает последовательность команд, содержащихся в памяти, и исполняет их. Такая последовательность команд называется программой и представляет алгоритм работы процессора. Очерёдность считывания команд изменяется в случае, если процессор считывает команду перехода — тогда адрес следующей команды может оказаться другим. Другим примером изменения процесса может служить случай получения команды останова или переключение в режим обработки прерывания.
Команды центрального процессора являются самым нижним уровнем управления компьютером, поэтому выполнение каждой команды неизбежно и безусловно. Не производится никакой проверки на допустимость выполняемых действий, в частности, не проверяется возможная потеря ценных данных. Чтобы компьютер выполнял только допустимые действия, команды должны быть соответствующим образом организованы в виде необходимой программы.
Скорость перехода от одного этапа цикла к другому определяется тактовым генератором. Тактовый генератор вырабатывает импульсы, служащие ритмом для центрального процессора. Частота тактовых импульсов называется тактовой частотой.
Конвейерная архитектура
Конвейерная архитектура (pipelining) была введена в центральный процессор с целью повышения быстродействия. Обычно для выполнения каждой команды требуется осуществить некоторое количество однотипных операций, например: выборка команды из ОЗУ, дешифрация команды, адресация операнда в ОЗУ, выборка операнда из ОЗУ, выполнение команды, запись результата в ОЗУ. Каждую из этих операций сопоставляют одной ступени конвейера. Например, конвейер микропроцессора с архитектурой MIPS-I содержит четыре стадии:
- получение и декодирование инструкции (Fetch)
- адресация и выборка операнда из ОЗУ (Memory access)
- выполнение арифметических операций (Arithmetic Operation)
- сохранение результата операции (Store)
После освобождения k-й ступени конвейера она сразу приступает к работе над следующей командой. Если предположить, что каждая ступень конвейера тратит единицу времени на свою работу, то выполнение команды на конвейере длиной в n ступеней займёт n единиц времени, однако в самом оптимистичном случае результат выполнения каждой следующей команды будет получаться через каждую единицу времени.
Действительно, при отсутствии конвейера выполнение команды займёт n единиц времени (так как для выполнения команды по прежнему необходимо выполнять выборку, дешифрацию и т. д.), и для исполнения m команд понадобится единиц времени; при использовании конвейера (в самом оптимистичном случае) для выполнения m команд понадобится всего лишь n + m единиц времени.
Некоторые современные процессоры имеют более 30 ступеней в конвейере, что увеличивает производительность процессора, однако приводит к большому времени простоя (например, в случае ошибки в предсказании условного перехода.)
Суперскалярная архитектура
Способность выполнения нескольких машинных инструкций за один такт процессора. Появление этой технологии привело к существенному увеличению производительности.
CISC-процессоры
Complex Instruction Set Computer — вычисления со сложным набором команд. Процессорная архитектура, основанная на усложнённом наборе команд. Типичными представителями CISC является семейство микропроцессоров Intel x86 (хотя уже много лет эти процессоры являются CISC только по внешней системе команд).
RISC-процессоры
Reduced Instruction Set Computer — вычисления с сокращённым набором команд. Архитектура процессоров, построенная на основе сокращённого набора команд. Характеризуется наличием команд фиксированной длины, большого количества регистров, операций типа регистр-регистр, а также отсутствием косвенной адресации. Концепция RISC разработана Джоном Коком (John Cocke) из IBM Research, название придумано Дэвидом Паттерсоном (David Patterson).
Среди первых реализаций этой архитектуры были процессоры MIPS, PowerPC, SPARC, Alpha, PA-RISC. В мобильных устройствах широко используются ARM-процессоры.
MISC-процессоры
Minimum Instruction Set Computer — вычисления с минимальным набором команд. Дальнейшее развитие идей команды Чака Мура, который полагает, что принцип простоты, изначальный для RISC-процессоров, слишком быстро отошёл на задний план. В пылу борьбы за максимальное быстродействие, RISC догнал и перегнал многие CISC процессоры по сложности. Архитектура MISC строится на стековой вычислительной модели с ограниченным числом команд (примерно 20-30 команд).
Многоядерные процессоры
Содержат несколько процессорных ядер в одном корпусе (на одном или нескольких кристаллах).
Процессоры, предназначенные для работы одной копии операционной системы на нескольких ядрах, представляют собой высокоинтегрированную реализацию мультипроцессорности.
Двухъядерность процессоров включает такие понятия, как наличие логических и физических ядер: например двухъядерный процессор Intel Core Duo состоит из одного физического ядра, которое в свою очередь разделено на два логических. Процессор Intel Core 2 Quad состоит из четырёх физических ядер, что существенно влияет на скорость его работы.
10 сентября 2007 года были выпущены в продажу нативные (в виде одного кристалла) четырёхъядерные процессоры для серверов AMD Opteron, имевшие в процессе разработки кодовое название AMD Opteron Barcelona.[1] 19 ноября 2007 года вышел в продажу четырёхъядерный процессор для домашних компьютеров AMD Phenom.[2] Эти процессоры реализуют новую микроархитектуру K8L (K10).
27 сентября 2006 года Intel продемонстрировала прототип 80-ядерного процессора. Предполагается, что массовое производство подобных процессоров станет возможно не раньше перехода на 32-нанометровый техпроцесс, а это в свою очередь ожидается к 2010 году.
26 октября 2009 года Tilera анонсировала 100-ядерный процессор широкого назначения серии TILE-Gx. Каждое процессорное ядро представляет собой отдельный процессор с кэшем 1, 2 и 3 уровней. Ядра, память и системная шина связаны посредством технологии Mesh Network. Процессоры производятся по 40-нм нормам техпроцесса и работают на тактовой частоте 1,5 ГГц. Выпуск 100-ядерных процессоров назначен на начало 2011 года.
На данный момент массово доступны двух-, четырёх- и шестиядерные процессоры, в частности Intel Core 2 Duo на 65-нм ядре Conroe (позднее на 45-нм ядре Wolfdale) и Athlon 64 X2 на базе микроархитектуры K8. В ноябре 2006 года вышел первый четырёхъядерный процессор Intel Core 2 Quad на ядре Kentsfield, представляющий собой сборку из двух кристаллов Conroe в одном корпусе. Потомком этого процессора стал Intel Core 2 Quad на ядре Yorkfield (45 нм), архитектурно схожем с Kentsfield но имеющем больший объём кэша и рабочие частоты.
Компания AMD пошла по собственному пути, изготовляя четырёхъядерные процессоры единым кристаллом (в отличие от Intel, первые четырехъядерные процессоры которой представляют собой фактически склейку двух двухъядерных кристаллов). Несмотря на всю прогрессивность подобного подхода первый «четырёхъядерник» фирмы, получивший название AMD Phenom X4, получился не слишком удачным. Его отставание от современных ему процессоров конкурента составляло от 5 до 30 и более процентов в зависимости от модели и конкретных задач.
stud24.ru
